• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Eine ESD-Klemmschaltung verfügt über eine ESD-Erfassungseinheit (17) und eine Entladeschaltung (30) mit einem Longitudinal-BJT, der auf einem p-Substrat ausgebildet ist und über Folgendes verfügt: eine auf dem p-Substrat hergestellte tiefe n-Wanne (32), eine auf Teilen der tiefen n-Wanne hergestellte p-Wanne (35), eine auf der tiefen n-Wanne, um die p-Wanne herum, hergestellte n-Wanne (34), einen auf Teilen der p-Wanne hergestellten ersten n·+·-Bereich (40), der elektrisch mit einer ersten Sapnnung verbunden ist, einen auf der p-Wanne um den ersten n·+·-Bereich ausgebildeten p·+·-Bereich (39), der elektrisch mit einem Triggersignal verbunden ist, und einen zweiten n·+·-Bereich (38), der auf der n-Wanne ausgebildet ist und elektrisch mit einer zweiten Spannung verbunden ist. Durch diese Struktur des Longitudinal-BJT kann ein Leckstrom verringert werden, die Stromverstärkung kann erhöht werden und die Abmessungen der ESD-Klemmschaltung können verkleinert werden.
    公开号:DE102004031706A1
    申请号:DE200410031706
    申请日:2004-06-30
    公开日:2005-02-03
    发明作者:Chao-Cheng Lee；Tay-Her Tsaur；Ta-Hsun Yeh
    申请人:Realtek Semiconductor Corp；
    IPC主号:H01L23-60
    专利说明:
    [0001] DieErfindung betrifft eine Klemmschaltung gegen elektrostatische Entladung,die nachfolgend als ESD(ElectroStatic Discharge)-Klemmschaltung bezeichnetwird.
    [0002] Umhohe Schaltungsintegrationsdichte und gewünschte Funktionen zu erzielen,werden bei fortschrittlichen Techniken zum Herstellen integrierter Schaltkreise(ICs) MOSFETs (Metal-Oxide-SemiconductorField-Effect Transistor) mit geringer Größe verwendet. In der Regelwird beim Verkleinern der Transistorstrukturen auch die Versorgungsspannung entsprechendverringert. Daher benötigtz. B. eine Computerarchitektur eine Schnittstelle für den Anschlussvon Halbleiterchips oder Untersystemen mit verschiedenen Versorgungsspannungen.Wegen der hybriden Versorgungsspannungen muss die I/O-Schaltungder Schnittstelle zwischen Chips über die Funktionen verfügen, übermäßige Belastungen zuvermeiden und ungeeignete Stromleckpfade zu verhindern. Auch musseine ESD-Schutzschaltung demselben Status und denselben Einschränkungen einerSchnittstelle genügen.
    [0003] Die 1 zeigt ein Architekturdiagrammeines IC mit ESD-Klemmschaltung.Gemäß dieser 1 verfügt der herkömmliche IC 10 über einen Eingangskontaktfleck 11,einen Ausgangskontaktfleck 13, eine interne Schaltung 12,eine Eingangskontaktfleck-Klemmschaltung 14, eine Ausgangskontaktfleck-Klemmschaltung 15,eine Entladeschaltung 16 und eine ESD-Erfassungseinheit 17. Die interneSchaltung 12, die Eingangskontaktfleck-Klemmschaltung 14,die Ausgangskontaktfleck-Klemmschaltung 15, die Entladeschaltung 16 unddie ESD-Erfassungseinheit 17 sind zwischen die VersorgungsspannungenVDD und VSS geschaltet. Die Eingangskontaktfleck-Klemmschaltung 14 enthält typischerweisezwei in Reihe geschaltete Dioden Dp1 und Dn1 sowie einen WiderstandR1. Der Eingangskontaktfleck 11 ist über den Widerstand R1 mit denin Reihe geschalteten Dioden Dp1 und Dn1 so mit der internen Schaltung 12 verbunden.Die Ausgangskontaktfleck-Klemmschaltung 15 enthält typischerweiseeinen PMOS-Transistor, einen NMOS-Transistor sowie zwei Dioden Dp2und Dn2.
    [0004] DieEntladeschaltung 16 und die ESD-Erfassungseinheit 17 werdendazu verwendet, die interne Schaltung 12 vor Schäden durchelektrostatische Ladungen zu schützen.Typischerweise enthältdie Entladeschaltung 16 einen NMOS-Transistor 161 zum Vorbeileitendes Stroms aufgrund einer elektrostatischen Ladung. D. h., dassdann, wenn elektrostatische Ladungen existieren, die über denKontaktfleck, die Spannungsquellen (VDD, VSS) und dergleichen einenStromstoß imIC 10 bewirken, die ESD-Erfassungseinheit 17 einTriggersignal VG mit höherer Spannungerzeugt, um die Entladeschaltung 16 dahin gehend zu triggern,den Strom aufgrund einer elektrostatischen Ladung vorbei zu leiten,ohne dass die interne Schaltung 12 beschädigt wird.
    [0005] Die 2 zeigt eine Schnittansichtdes NMOS-Transistors der Entladeschaltung 16. Wie es dortdargestellt ist, ist ein NMOS-Transistor 161 einer typischenEntladeschaltung 16 auf dem p-Substrat 162 ausgebildet.Demgemäß fließt der StromIESD aufgrund elektrostatischer Ladungenin der Entladeschaltung 16 von der positiven VersorgungsspannungVDD überden Drain 163 zum NMOS-Transistor 161, er fließt aus dessenSource 164 heraus, und er wird dann über die negative Versorgungsspannung VSSabgeleitet, wobei der NMOS-Transistor 161 an seinem Gate 165 durchdas Triggersignal VG getriggert wird. Ein typischer NMOS-Transistorverfügt über eineniedrige Stromverstärkung,und er muss mit großerFlächekonzipiert werden, um den Strom aufgrund elektrostatischer Ladungenschnell vorbei leiten zu können.Dieses Design zeigt jedoch Schwierigkeiten eines ungleichmäßigen Einschaltens, schlechterZuverlässigkeitund eines relativ hohen Leckstroms.
    [0006] DerErfindung liegt die Aufgabe zugrunde, eine ESD-Klemmschaltung mithoher Stromverstärkungzu schaffen.
    [0007] DieseAufgabe ist durch die ESD-Klemmschaltungen gemäß den beigefügten unabhängigen Ansprüchen 1,7 und 12 gelöst.
    [0008] Dieerfindungsgemäßen ESD-Klemmschaltungenverfügen über einenLongitudinaltransistor mit bipolarem Übergang, der nachfolgend alsLongitudinal-BJT (Bipolar Junction Transistor) bezeichnet wird.Vorzugsweise ist dieser Longitudinal-BJT auf einer tiefen n-Wanne ausgebildet.Durch diese Struktur erzielen die erfindungsgemäßen ESD-Klemmschaltungen nichtnur eine hohe Stromverstärkung, sondernsie sorgen auch fürgleichmäßiges Einschaltenund hohe Zuverlässigkeitbei verringertem Leckstrom.
    [0009] Erfindungsgemäße ESD-Klemmschaltungen verfügen über eineESD-Erfassungseinheit und einen Longitudinal-BJT. Bei einer Ausführungsformist der Longitudinal-BJT ein Longitudinal-npn-BJT. Dieser Longitudinal-npn-BJTist auf einem p-Substrat ausgebildet, und er verfügt über eineauf diesem ausgebildete tiefe n-Wanne, eine auf Teilen derselben ausgebildetep-Wanne, eine n-Wanne, die auf der tiefen n-Wanne um die p-Wanneherum ausgebildet ist, einen ersten stark dotierten n(n+)-Bereich,der auf Teilen der p-Wanne ausgebildet ist und mit einer erstenSpannung verbunden ist, einen stark dotierten p(p+)-Bereich,der auf der p-Wanne um den ersten stark dotierten n-Bereich herumausgebildet ist und elektrisch mit einem Triggersignal verbundenist, und einen zweiten stark dotierten n-Bereich, der auf der n-Wanneausgebildet ist und elektrisch mit einer zweiten Spannung verbundenist.
    [0010] Dievorstehenden Gesichtspunkte und viele zugehörige Vorteile der Erfindungwerden leicht erkennbar, wenn diese unter Bezugnahme auf die folgendedetaillierte Beschreibung in Verbindung mit den beigefügten Zeichnungenbesser verständlich wird.
    [0011] 1 zeigt ein Architekturdiagrammeines bekannten IC mit ESD-Klemmschaltung;
    [0012] 2 zeigt eine Schnittansichteines npn-BJT in einer Doppelwanne bei der herkömmlichen Entladeschaltung;
    [0013] 3 veranschaulicht eine Ausführungsformeiner erfindungsgemäßen ESD-Klemmschaltungmit einer Struktur mit tiefer n-Wanne;
    [0014] 4 zeigt eine Schnittansichteiner Ausführungsformeines Longitudinal-npn-BJT in einer Dreifachwanne einer erfindungsgemäßen Entladeschaltung;
    [0015] 5 zeigt eine Draufsichteiner Ausführungsformdes Longitudinal-npn-BJT der Entladeschaltung im IC der 4;
    [0016] 6 zeigt Eigenschaften dererfindungsgemäßen Entladeschaltung;
    [0017] 7 zeigt eine Simulationsbeziehungzwischen der Basisspannung und dem Emitterstrom für einenEmitter mit einer Abmessung von 2 μm·2 μm während eines 0,18-Prozessesfür dieAusführungsformder erfindungsgemäßen Entladeschaltung;
    [0018] 8 zeigt eine Simulationsbeziehungzwischen dem Emitterstrom und der Stromverstärkung für einen Emitter mit einer Abmessungvon 2 μm·2 μm während eines0,18-Prozesses fürdie Ausführungsformder erfindungsgemäßen Entladeschaltung;
    [0019] 9 zeigt eine Simulationsbeziehungzwischen der Emitterspannung und dem Emitterstrom für einenEmitter mit einer Abmessung von 2 μm·2 μm während eines 0,18-Prozessesfür dieAusführungsformder erfindungsgemäßen Entladeschaltung.
    [0020] Die 3 zeigt eine Ausführungsformeiner erfindungsgemäßen ESD-Klemmschaltungmit einer Struktur mit tiefer n-Wanne. Die dort dargestellte ESD-Klemmschaltung 50 verfügt über eineEntladeschaltung 30 mit einer Struktur mit tiefer n-Wanne sowie eineESD-Erfassungseinheit 17. Bei der Ausführungsform sind die Entladeschaltung 30 unddie ESD-Erfassungseinheit 17 bei einem IC-Chip angewandt,und sie sind zwischen eine erste Spannung VDD und eine zweite SpannungVSS geschaltet, um eine interne Schaltung 51 vor ESD-Schäden zu schützen. Beidieser Ausführungsformist die erste Spannung VDD positiv, und die zweite Spannung VSSentspricht Masse oder sie ist negativ. Die Entladeschaltung 30 sorgtfür einenPfad fürelektrostatische Entladung, um den Strom aufgrund elektrostatischerLadungen umzuleiten, wenn elektrostatische Ladungen einen Stromstoß am IC-Chipbewirken würden.Die ESD-Erfassungseinheit 17 erfasst die Spannungsdifferenzzwischen der ersten Spannung VDD und der zweiten Spannung VSS, undsie erzeugt ein Triggersignal VG für die Entladeschaltung 30.Da die ESD-Erfassungseinheit 17 eine herkömmlicheErfassungsschaltung ist, wird eine detaillierte Beschreibung derselbenweggelassen.
    [0021] Die 4 zeigt eine Schnittansichteiner Ausführungsformeines Longitudinal-npn-BJT in einer erfindungsgemäßen Entladeschaltungmit Dreifachwanne. Bei dieser Ausführungsform verfügt die Entladeschaltung 30 über einetiefe n-Wanne 32 auf einem p-Substrat 31, einep-Wanne 35 im Wesentlichen im zentralen Bereich auf dertiefen n-Wanne 32 sowie eine n-Wanne 34 auf der tiefen n-Wanne 32 um diep-Wanne 35 herum. Außerdemist im Wesentlichen im zentralen Bereich auf der p-Wanne 35 ein starkdotierter n(n+)-Bereich 40 ausgebildet,und auf der p-Wanne 35 ist um den stark dotierten n-Bereich 40 herumein stark dotierter p(p+)-Bereich 39 ausgebildet.Ferner ist auf der n-Wanne 34 ein stark dotierter n-Bereich 38 ausgebildet.Der stark dotierte n-Bereich 40 ist elektrisch mit derersten Spannung VDD verbunden, der stark dotierte n-Bereich 38 istelektrisch mit der zweiten Spannung VSS verbunden, und der starkdotierte p-Bereich 39 ist elektrisch mit dem TriggersignalVG verbunden. Ferner sind eine die n-Wanne 34 umgebendep-Wanne 33 sowie eine Isolation mit flachem Graben (STI= Shallow Trench Isolation) 37 um den stark dotierten n-Bereich 38 herum ausgebildet.
    [0022] Demgemäß bilden,in der Schnittansicht dieser Ausführungs form der Entladeschaltungim IC der 4, der starkdotierte n-Bereich 40, die p-Wanne 35 und dietiefe n-Wanne 32 einen Longitudinal-npn-BJT 42.Demgemäß steigt,wenn elektrostatische Ladungen überden Kontaktfleck fürdie erste Spannung VDD laufen, die Spannung des Triggersignals VGder ESD-Erfassungseinheit 17 an, um den Longitudinal-npn-BJT 42 einzuschalten,und ein Strom aufgrund elektrostatischer Ladungen fließt vom Kontaktfleckder Versorgungsspannung VDD überden stark dotierten n-Bereich 40, die p-Wanne 35,die tiefe n-Wanne 32, die n-Wanne 34 und den starkdotierten n-Bereich 38 zumKontaktfleck fürdie negative Versorgungsspannung VSS, und dieser Strom wird dannaus dem IC abgeleitet. Bei einer typischen Entladeschaltung (2) fließt der Strom aufgrund elektrostatischerLadungen in der transversalen Richtung. Bei der beschriebenen Ausführungsformder Erfindung fließtder Strom IESD aufgrund elektrostatischerLadungen in longitudinaler Richtung. Demgemäß ist die Stromverstärkung beimLongitudinal-npn-BJT dieser Ausführungsformviel größer alsbeim herkömmlichenTransistor, so dass herkömmlicheProbleme wie schlechte Zuverlässigkeit unddie Unfähigkeiteines gleichmäßigen Einschaltensvermieden werden können.
    [0023] Die 5 zeigt eine Draufsichteiner Ausführungsformeines Longitudinal-npn-BJT der Entladeschaltung 30 im ICder 4. Gemäß dieser 5 verfügt die Entladeschaltung 30 über denstark dotierten n-Bereich 40 im zentralen Bereich, einezweite Schicht eines stark dotierten p-Bereichs 39 sowie einedritte Schicht eines stark dotierten n-Bereichs 38. Derstark dotierte n-Bereich 40 und die zweite Schicht desstark dotierten p-Bereichs 39 sind auf der p-Wanne 35 ausgebildet,währenddie dritte Schicht des stark dotierten n-Bereichs 38 aufder n-Wanne 34 ausgebildet ist. Die n-Wanne 34 unddie p-Wanne 35 sind auf der tiefen n-Wanne 32 ausgebildet.Aus der 5 ist es ersichtlich,dass der stark dotierte n- Bereich 40 derEmitter des Longitudinal-npn-BJT 42 ist und er elektrischmit der ersten Spannung VDD verbunden ist; die zweite Schicht desstark dotierten p-Bereichs 39 die Basis des Longitudinal-npn-BJT 42 istund sie elektrisch mit dem Triggersignal VGG verbunden ist; unddie dritte Schicht des stark dotierten n-Bereichs 38 dieSource des Longitudinal-npn-BJT 42 istund sie elektrisch mit der zweiten Spannung VSS verbunden ist. Inder Struktur der 5 istdie Stromverstärkungdes Longitudinal-npn-BJT 42 gemäß der Erfindung viel größer alsdie beim herkömmlichenTransistor.
    [0024] Die 6 zeigt Eigenschaften derEntladeschaltung 30 gemäß der beschriebenenAusführungsformder Erfindung, wobei Is ein Leckstrom ist, Vceo die Durchschlagsspannungzwischen dem Kollektor und dem Emitter des Longitudinal-npn-BJTist, Vcbo die Durchschlagsspannung zwischen dem Kollektor und derBasis des Longitudinal-npn-BJT ist und Vebo die Durchschlagsspannungzwischen dem Emitter und der Basis des Longitudinal-npn-BJT ist. Wiees in der 6 dargestelltist, sind die Durchschlagsspannungen zwischen dem Kollektor, dem Emitterund der Basis des Longitudinal-npn-BJT gemäß der Ausführungsform der Erfindung größer als6 V, und die zugehörigenStromverstärkungensind größer als20. Außerdemkann der Leckstrom dieses Longitudinal-npn-BJT 42 gesenktwerden, da die tiefe n-Wanne den Pfad desselben ausgehend vom p-Substrat 31 isoliert.
    [0025] Die 7 zeigt eine Simulationsbeziehung zwischender Basisspannung und dem Emitterstrom, wenn die Emitterabmessung2 μm·2 μm beträgt, während eines0,18-Prozesses fürdie beschriebene Ausführungsformder Entladeschaltung 30 gemäß der Erfindung, wobei diehorizontale Achse die Basisspannung in der Einheit Volt (V) repräsentiertund die vertikale Achse den Basisstrom und den Kollektorstrom inder Einheit Ampere (A) repräsentiert.In der 7 zeigen diedurchgezogene und die gestrichelte Linie den Kollektorstrom bzw.den Basisstrom, und der Emitterstrom entspricht der Summe aus demKollektorstrom und dem Basisstrom.
    [0026] Die 8 zeigt eine Simulationsbeziehung zwischendem Emitterstrom und der Stromverstärkung, wenn die Emitterabmessung2 μm·2 μm beträgt, während eines0,18-Prozesses fürdie beschriebene Ausführungsformder Entladeschaltung 30 gemäß der Erfindung, wobei diehorizontale Achse den Emitterstrom in der Einheit Ampere (A) repräsentiertund die vertikale Achse die Stromverstärkung in der Einheit Beta repräsentiert.Aus der 8 ist es erkennbar,dass die Stromverstärkunggrößer als20 ist, wenn der Emitterstrom zwischen ungefähr 10–3 Aund 10–8 Abeträgt.
    [0027] Die 9 zeigt eine Simulationsbeziehung zwischender Kollektorspannung und dem Kollektorstrom, wenn die Emitterabmessung2 μm·2 μm beträgt, während eines0,18-Prozesses fürdie beschriebene Ausführungsformder Entladeschaltung 30 gemäß der Erfindung, wobei diehorizontale Achse die Kollektorspannung in der Einheit Volt (V)repräsentiertund die vertikale Achse den Kollektorstrom Ic in der Einheit μA repräsentiert.Der Basisstrom Ib beträgtzwischen 10 μAund 50 μAmit Schritten von 10 μA.
    [0028] Diebeschriebene ESD-Klemmschaltung mit einer Struktur mit tiefer n-Wannebildet nur eine Ausführungsformder Erfindung. Statt einer Struktur mit tiefer n-Wanne könnte entsprechendeine solche mit tiefer p-Wanne bei einer erfindungsgemäßen ESD-Klemmschaltungvorliegen.
    权利要求:
    Claims (17)
    [1] ESD-Klemmschaltung, die zwischen eine erste undeine zweite Spannung geschaltet ist, mit: – einer ESD-Erfassungseinheit(17) zum Erfassen einer elektrostatischen Ladung zwischender ersten und der zweiten Spannung und zum Erzeugen eines Triggersignals;und – einemnpn-BJT, der durch das Triggersignal getriggert wird, so dass einStrom aufgrund elektrostatischer Ladungen über ihn von der ersten zurzweiten Spannung fließt,wobei dieser npn-BJT Folgendes aufweist: – eine auf einem p-Substrat(31) ausgebildete tiefe n-Wanne (32); – eine aufeinem Teil der tiefen n-Wanne ausgebildete p-Wanne (35); – eine aufeinem zweiten Teil der tiefen n-Wanne hergestellte n-Wanne (34); – einenersten stark dotierten n-Bereich (40), der auf einem erstenTeil der p-Wanne hergestellt ist und elektrisch mit der ersten Spannungverbunden ist; – einenstark dotierten p-Bereich (39), der auf einem zweiten Teilder p-Wanne hergestellt ist und elektrisch mit dem Triggersignalverbunden ist; und – einenzweiten stark dotierten n-Bereich (38), der auf der n-Wannehergestellt ist und elektrisch mit der zweiten Spannung verbundenist.
    [2] ESD-Klemmschaltung nach Anspruch 1, dadurch gekennzeichnet,dass die n-Wanne (34) die p-Wanne (35) umgibt.
    [3] ESD-Klemmschaltung nach Anspruch 1, dadurch gekennzeichnet,dass der stark dotierte p-Bereich (39) den ersten starkdotierten n-Bereich (40) umgibt.
    [4] ESD-Klemmschaltung nach Anspruch 3, dadurch gekennzeichnet,dass der zweite stark dotierte n-Bereich (38) den starkdotierten p-Bereich (39) so umgibt, dass die Stromverstärkung desnpn-BJT erhöhtist.
    [5] ESD-Klemmschaltung nach Anspruch 3, dadurch gekennzeichnet,dass der zweite stark dotierte n-Bereich (38) den starkdotierten p-Bereich (39) so umgibt, dass die Fläche desnpn-BJT verkleinert ist.
    [6] ESD-Klemmschaltung nach Anspruch 1, dadurch gekennzeichnet,dass die tiefe n-Wanne (32) die p-Wanne (35) vomp-Substrat (31) isoliert, so dass ein Leckstrom des npn-BJTverringert ist.
    [7] ESD-Klemmschaltung, die zwischen eine erste und einezweite Spannung eines integrierten Schaltkreises geschaltet ist,wobei diese ESD-Klemmschaltung mit Folgendem versehen ist: – einerESD-Erfassungseinheit (17) zum Erfassen einer elektrostatischenLadung zwischen der ersten und der zweiten Spannung; und – einerEntladeschaltung, die auf einem p-Substrat (31) liegt undeinen Longitudinal-npn-BJT aufweist, wobei sie elektrisch zwischendie erste und die zweite Spannung geschaltet ist; – wobeider Longitudinal-npn-BJT durch die ESD-Erfassungseinheit angesteuertwird und Folgendes aufweist: – eine auf einem p-Substrat(31) ausgebildete tiefe n-Wanne (32); – eine aufeinem Teil der tiefen n-Wanne ausgebildete p-Wanne (35); – eine aufeinem zweiten Teil der tiefen n-Wanne hergestellte n-Wanne (34); – einenersten stark dotierten n-Bereich (40), der auf ei nem erstenTeil der p-Wanne hergestellt ist und elektrisch mit der ersten Spannungverbunden ist; – einenstark dotierten p-Bereich (39), der auf einem zweiten Teilder p-Wanne hergestellt ist und elektrisch mit dem Triggersignalverbunden ist; und – einenzweiten stark dotierten n-Bereich (38), der auf der n-Wannehergestellt ist und elektrisch mit der zweiten Spannung verbundenist.
    [8] ESD-Klemmschaltung nach Anspruch 7, dadurch gekennzeichnet,dass die n-Wanne (34) die p-Wanne (35) umgibt.
    [9] ESD-Klemmschaltung nach Anspruch 7, dadurch gekennzeichnet,dass der stark dotierte p-Bereich (39) den ersten starkdotierten n-Bereich (40) umgibt.
    [10] ESD-Klemmschaltung nach Anspruch 9, dadurch gekennzeichnet,dass der zweite stark dotierte n-Bereich (38) den starkdotierten p-Bereich (39) umgibt.
    [11] ESD-Klemmschaltung nach Anspruch 7, dadurch gekennzeichnet,dass die erste Spannung höherals die zweite Spannung ist.
    [12] ESD-Klemmschaltung, die zwischen eine erste undeine zweite Spannung geschaltet ist, mit: – einer ESD-Erfassungseinheit(17), die zwischen die erste und die zweite Spannung geschaltetist; und – einemLongitudinal-BJT, der durch die ESD-Erfassungseinheit angesteuertwird, und einen Emitter, der elektrisch mit der ersten Spannungverbunden ist, einen Kollektor, der elektrisch mit der zweiten Spannungverbunden ist, und eine Basis, die mit der ESD-Erfassungseinheitverbunden ist, aufweist, – wobeider Longitudinal-BJT in einer Treiberwanne liegt.
    [13] ESD-Klemmschaltung nach Anspruch 12, dadurch gekennzeichnet,dass der Longitudinal-BJT ein Longitudinal-npn-BJT ist, der auseinem n-Bereich (38), einer p-Wanne (35) und einertiefen n-Wanne (32) besteht.
    [14] ESD-Klemmschaltung nach Anspruch 13, dadurch gekennzeichnet,dass der n-Bereich ein stark dotierter n-Bereich (38) ist.
    [15] ESD-Klemmschaltung nach Anspruch 13, dadurch gekennzeichnet,dass auf der tiefen n-Wanne (32) eine n-Wanne (34)ausgebildet ist, die die p-Wanne (35) umgibt, wobei diep-Wanne den n-Bereichso umgibt, dass die Stromverstärkungdes Longitudinal-BJT erhöhtist.
    [16] ESD-Klemmschaltung nach Anspruch 13, dadurch gekennzeichnet,dass der Longitudinal-BJT auf einem p-Substrat (31) ausgebildetist.
    [17] ESD-Klemmschaltung nach Anspruch 16, dadurch gekennzeichnet,dass die tiefe n-Wanne (32) die p-Wanne (35) gegendas p-Substrat (31) isoliert, so dass ein Leckstrom derESD-Klemmschaltung verringertist.
    类似技术:
    公开号 | 公开日 | 专利标题
    US8860080B2|2014-10-14|Interface protection device with integrated supply clamp and method of forming the same
    US9263430B2|2016-02-16|Semiconductor ESD device and method of making same
    TWI239627B|2005-09-11|Turn-on efficient bipolar structure with deep n-well for on-chip ESD protection design
    US4862233A|1989-08-29|Integrated circuit device having vertical MOS provided with Zener diode
    US9245878B2|2016-01-26|Bidirectional dual-SCR circuit for ESD protection
    US7196887B2|2007-03-27|PMOS electrostatic discharge | protection device
    US7372109B2|2008-05-13|Diode and applications thereof
    KR101197509B1|2012-11-09|감소된 트리거 전압을 갖는 적층형 ｅｓｄ 보호 회로
    US8842400B2|2014-09-23|Initial-on SCR device on-chip ESD protection
    US8803276B2|2014-08-12|Electrostatic discharge | device and method of fabricating
    KR100240872B1|2000-01-15|정전기 방전 보호 회로 및 그것을 구비하는 집적 회로
    US8039899B2|2011-10-18|Electrostatic discharge protection device
    US5329143A|1994-07-12|ESD protection circuit
    DE19518549C2|1999-11-04|MOS-Transistor getriggerte Schutzschaltung gegen elektrostatische Überspannungen von CMOS-Schaltungen
    US5686751A|1997-11-11|Electrostatic discharge protection circuit triggered by capacitive-coupling
    US8743516B2|2014-06-03|Sharing stacked BJT clamps for system level ESD protection
    US6469354B1|2002-10-22|Semiconductor device having a protective circuit
    US4987465A|1991-01-22|Electro-static discharge protection device for CMOS integrated circuit inputs
    US5473169A|1995-12-05|Complementary-SCR electrostatic discharge protection circuit
    US6855611B2|2005-02-15|Fabrication method of an electrostatic discharge protection circuit with a low resistant current path
    US6903913B2|2005-06-07|ESD protection circuit for mixed-voltage I/O ports using substrated triggering
    JP4008744B2|2007-11-14|半導体装置
    US5721656A|1998-02-24|Electrostatc discharge protection network
    US7106568B2|2006-09-12|Substrate-triggered ESD circuit by using triple-well
    US5637900A|1997-06-10|Latchup-free fully-protected CMOS on-chip ESD protection circuit
    同族专利:
    公开号 | 公开日
    US20050002139A1|2005-01-06|
    TW594969B|2004-06-21|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-02-03| OP8| Request for examination as to paragraph 44 patent law|
    2006-10-05| 8131| Rejection|
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]